Tại sự kiện SAFE Forum tổ chức ngày 1/7/2026 tại trụ sở Seocho, Gangnam, Seoul, bộ phận xưởng đúc (foundry) của Samsung Electronics đã công bố tình hình phát triển sản phẩm cho từng khách hàng, những dự án sẽ đảm bảo doanh thu sản xuất hàng loạt trong tương lai. Sự kiện có sự tham gia của các khách hàng và đối tác thiết kế.

Hợp tác 2nm với Tesla và các khách hàng lớn

Park Sang-hoon, Trưởng nhóm Hỗ trợ Thiết kế Khách hàng của mảng Foundry Samsung Electronics, cho biết: "Chúng tôi đang hợp tác với các công ty nổi tiếng trong lĩnh vực 2nm". Ông tiết lộ rằng một công ty chuyên về ô tô và trí tuệ nhân tạo vật lý (Physical AI) đã hoàn tất phát triển chip 2nm chỉ trong 8 tháng. Điều này được hiểu là ám chỉ chip 2nm cho Tesla. Ngoài ra, Samsung cũng đang phát triển chip 2nm cho các ứng dụng AI/HPC với sự hỗ trợ từ các đối tác thiết kế.

Khách hàng 4nm: Rebellions và 'AI lớn nhất Hàn Quốc'

Về khách hàng 4nm, Park cho biết: "Công ty AI lớn nhất trong nước sẽ sớm bắt đầu sản xuất hàng loạt". Chip này tích hợp 12 die, một nắp tách rời nhỏ (decoupling cap), bộ nhớ băng thông cao (HBM) và giao diện UCIe. Cũng trong khuôn khổ sự kiện, Park Sung-hyun, CEO của Rebellions, xác nhận công ty đang sản xuất thế hệ thứ hai của bộ xử lý mạng thần kinh (NPU) mang tên Rebel-100 trên tiến trình 4nm của Samsung. Ông nhấn mạnh: "PPA (hiệu năng, điện năng, diện tích) 4nm của Samsung vượt trội so với đối thủ". Rebel-100 đã hoàn tất quá trình kiểm tra sau đóng gói và hiện đang trong giai đoạn ổn định.

Sản xuất hàng loạt GPU/LPU với SRAM khổng lồ

Park cũng tiết lộ một trường hợp đang sản xuất hàng loạt: "Chip LPU (bộ xử lý ngôn ngữ) của một công ty GPU có SRAM hơn 4GB, diện tích 723mm²". Chip này được thiết kế SRAM tùy chỉnh để tối ưu tỷ lệ thu hồi (yield) và PPA. Khách hàng được cho là Groq, một công ty chuyên về GPU do NVIDIA hậu thuẫn.

Đối tác thiết kế (DSP) và các dự án tương lai

Các đối tác thiết kế của Samsung cũng trình bày các dự án của họ. Jo Myung-hyun, CEO của Semifive, cho biết đang thiết kế LPU diện tích 800mm² với 4 lớp DRAM xếp chồng. Kim Soon-gon, Phó Chủ tịch của Gaonchips, thông báo đang thực hiện dự án Big-Die 2nm AI/HPC theo hình thức chìa khóa trao tay (turnkey) từ thiết kế đến đóng gói, nhờ sự hỗ trợ từ đội ngũ phát triển foundry của Samsung. Kim Sun-min, Giám đốc điều hành của ADTechnology, cho biết đang thảo luận sâu với các khách hàng về nền tảng ADP 620 – dự án thiết kế CPU 2nm hợp tác giữa Samsung, Arm và ADTechnology, dự kiến tape-out vào quý 2/2027.

Phát triển HBM và công nghệ đóng gói thế hệ mới

Jo Jang-ho, CEO của CoAsia Nexell, tiết lộ công ty đang phát triển cấu trúc đóng gói kết hợp 2.5D và 3D cho HBM thế hệ tiếp theo. Ông cũng cho biết đang nghiên cứu công nghệ đóng gói Quilt để vượt qua giới hạn kích thước reticle vào năm 2030. Hiện tại, HBM được đóng gói 2.5D trên interposer cùng với bộ xử lý tính toán. Trong tương lai, đóng gói 3D (xếp HBM lên trên bộ xử lý) và Quilt packaging (kết nối nhiều chip như một) sẽ được áp dụng.

Lộ trình công nghệ: 1.4nm vào năm 2029

Tại sự kiện, Samsung Electronics đặt mục tiêu sản xuất hàng loạt 1.4nm vào năm 2029, và phiên bản cải tiến 1.4+ vào năm 2030. Tiến trình 2nm sẽ phát triển theo các bước: 2nm, 2P, 2P+ và 2X, trong đó 2P+ dự kiến sản xuất hàng loạt vào giai đoạn 2027-2028.

Ảnh: Pixabay / Pexels