Huawei Mate 90 series dự kiến ra mắt vào mùa thu năm 2026, trang bị chip Kirin 2026 mới dựa trên định luật Tao (τ), với mật độ bóng bán dẫn đạt 238MTr/mm², tăng 53,5% so với thế hệ trước, theo thông tin từ nguồn tin thân cận.

Chip Kirin 2026: LogicFolding và hiệu năng vượt trội

Theo bài báo đăng trên ChinaXiv ngày 3/7/2026, He Tingbo, Giám đốc bộ phận kinh doanh chất bán dẫn của Huawei, đã công bố phiên bản V2 của lý thuyết 'Hướng tới lý thuyết thu nhỏ thời gian đa cấp hệ thống điện tử' (định luật Tao). Bài báo tiết lộ rằng chip Kirin 2026 sử dụng LogicFolding hai lớp, giúp tăng mật độ bóng bán dẫn từ 155MTr/mm² (Kirin 9030 Pro năm 2025) lên 238MTr/mm², mức tăng 53,5% mà trước đây phải mất ba năm thu nhỏ hình học mới đạt được.

Ngoài ra, ở điện áp 1,1V, xung nhịp chính của Kirin 2026 tăng 13% lên 3,1GHz; tần số hoạt động SRAM tăng hơn 40%; số lượng bộ đệm xung nhịp giảm hơn 50%; độ lệch xung nhịp giảm 25%; chiều dài dây dẫn giảm khoảng 30%.

Định luật Tao (τ): Hướng đi mới cho ngành bán dẫn

Huawei công bố định luật Tao (τ) vào tháng 5/2026, với mục tiêu giảm hằng số thời gian τ một cách có hệ thống thông qua các công nghệ như LogicFolding, nhằm tiếp tục nén độ trễ truyền tín hiệu bên trong chip, từ đó tăng mật độ bóng bán dẫn và duy trì sự phát triển của hệ thống bán dẫn và điện tử. Định luật này được xem là giải pháp cho những thách thức khi định luật Moore đang đối mặt với giới hạn vật lý và kinh tế.

Theo He Tingbo, Huawei đã thiết kế và sản xuất hàng loạt 381 con chip dựa trên định luật Tao, phục vụ cho các thị trường di động, AI, ô tô, công nghiệp và cơ sở hạ tầng.

Lộ trình phát triển: Từ Kirin 2026 đến AI chip Thăng Đằng 990

Bài báo dự báo trong 10 năm tới, LogicFolding sẽ tiến hóa từ gấp đường dẫn cục bộ thành gấp toàn diện, đa cấp, với mỗi gói tích hợp ba, bốn hoặc nhiều lớp hoạt động. Sự tiến hóa này được thúc đẩy bởi công nghệ lai ghép nhiệt độ thấp và TSV (silicon through-hole). Từ 2026 đến 2035, mật độ bóng bán dẫn dự kiến đạt 400MTr/mm² và cao hơn.

Khoảng năm 2030, chip AI Thăng Đằng 990 sẽ đưa LogicFolding vào loại tăng tốc AI. Đến năm 2035, mức độ tích hợp phần cứng dự kiến tăng hơn 100 lần, với sự giảm τ phân bố trên mọi lớp của ngăn xếp, thay vì tập trung ở lớp thiết bị.

Bài báo cũng thừa nhận thách thức về quản lý nhiệt trong kiến trúc LogicFolding, và Huawei đã áp dụng các chiến lược phân vùng và bố trí nhạy nhiệt để tránh gấp các mạch tiêu thụ điện năng cao.

He Tingbo nhấn mạnh rằng việc mô tả định luật Tao là một hệ thống hoàn chỉnh sẽ gây hiểu lầm, vì vẫn còn những vấn đề chưa giải quyết như chuỗi công cụ và phương pháp luận, biến đổi quy trình giữa các tấm wafer và chi phí kết nối dọc.

Ảnh: FunkyFocus / Pixabay