Ngày 5/7/2026, tạp chí Advanced Materials công bố nghiên cứu của Đại học Tokyo, hợp tác với Viện Khoa học Vật liệu Quốc gia (NIMS) và Đại học Nagoya, đã lần đầu tiên chứng minh hoạt động transistor cơ bản trên wafer bán dẫn hai chiều (2D) MoS2 được nuôi cấy trực tiếp trên đế sapphire bằng phương pháp MOCVD, mà không cần công đoạn chuyển tiếp (transfer) sang đế khác. Thành tựu này giải quyết nút thắt lớn nhất trong tích hợp vi mạch bán dẫn 2D: sự phụ thuộc vào chuyển tiếp gây hư hỏng màng và nhiễm bẩn.

Bí ẩn đằng sau hiệu suất kém của MoS2 trên sapphire được giải mã

Trước đây, MoS2 nuôi cấy trên sapphire thường không thể hiện đặc tính bật-tắt rõ ràng của transistor do hiện tượng pha tạp điện tử ẩn (hidden electron doping) từ các nhóm sulfate và phân tử nước còn sót lại tại bề mặt tiếp xúc giữa MoS2 và đế. Nhóm nghiên cứu đã xác định nguyên nhân chính xác thông qua phân tích quang phổ quang điện tử tia X (XPS), phát hiện thành phần S6+ từ ion sulfate và nước tồn tại bên trong giao diện MoS2/sapphire.

Giải pháp khô hoàn toàn: Xử lý nhiệt H2/Ar loại bỏ tạp chất giao diện

Để khắc phục, nhóm đã phát triển quy trình kiểm soát giao diện khô hoàn toàn (dry interface control) bằng cách ủ nhiệt ở 400°C trong môi trường khí H2/Ar sau khi tạo cấu trúc thiết bị. Quá trình này loại bỏ chọn lọc các nhóm sulfate và nước bị giữ lại tại giao diện, khôi phục hoạt động transistor với trạng thái tắt rõ ràng mà không cần chuyển tiếp hay xử lý ướt. Kết quả cho thấy đặc tính truyền dẫn (transfer characteristics) cải thiện rõ rệt: đường cong màu đen (sau ủ) thể hiện khả năng bật-tắt tốt, trong khi đường màu đỏ (ban đầu) không có vùng tắt.

Ý nghĩa chiến lược cho ngành bán dẫn Nhật Bản và AI

Nghiên cứu này đánh dấu cột mốc quan trọng trong chiến lược phát triển nền tảng sử dụng vật liệu chiều thấp cho cấu trúc thiết bị bán dẫn mới, thuộc dự án CREST của JST. Việc loại bỏ công đoạn chuyển tiếp – vốn là nút thắt lớn nhất trong tích hợp vi mạch bán dẫn 2D – cho phép sử dụng trực tiếp wafer MoS2 đơn tinh thể chất lượng cao trên đế sapphire để chế tạo thiết bị và mạch tích hợp. Công nghệ này được kỳ vọng sẽ thúc đẩy phát triển AI bán dẫn và các thiết bị logic siêu tiết kiệm năng lượng thế hệ tiếp theo tại Nhật Bản.

Nhóm nghiên cứu do Giáo sư Kosuke Nagashio dẫn đầu, với sự tham gia của các nghiên cứu sinh Shuhong Li, Keisuke Atsumi, Kosei Matsumoto, Itsuki Tanaka, kỹ thuật viên Tomonori Nishimura, Trợ lý Giáo sư Kaito Kanahashi, cùng các cộng tác viên từ NIMS và Đại học Nagoya. Nghiên cứu được tài trợ bởi JST CREST (JPMJCR24A3), JSPS KAKENHI, và các chương trình khác.

Theo U Tokyo

Ảnh: tamanna_rumee / Pixabay